#### 日 国 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月20日

出願 番

Application Number:

特願2002-276381

[ST.10/C]:

[JP2002-276381]

出 人 Applicant(s):

富士通メディアデバイス株式会社

富士通株式会社

2003年 3月18日

特 許 庁 長 官 Commissioner, Japan Patent Office



## 特2002-276381

【書類名】 特許願

【整理番号】 02073001

【提出日】 平成14年 9月20日

【あて先】 特許庁長官 太田 信一郎 殿

【国際特許分類】 H03H 9/17

H03H 3/02

【発明の名称】 フィルタ装置

【請求項の数】 20

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 西原 時弘

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 横山 剛

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 坂下 武

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 宮下 勉

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 佐藤 良夫

【特許出願人】

【識別番号】

398067270

【氏名又は名称】

富士通メディアデバイス株式会社

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100087480

【弁理士】

【氏名又は名称】

片山 修平

【電話番号】

043-351-2361

【手数料の表示】

【予納台帳番号】

153948

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0117701

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 フィルタ装置

【特許請求の範囲】

【請求項1】 複数の圧電薄膜共振子が直列腕と並列腕とに配置されたフィルタ素子と、前記フィルタ素子をフェイスダウン状態に収納するパッケージとを有し、前記フィルタ素子と前記パッケージとがバンプを介して電気的に接続されたフィルタ装置であって、

前記パッケージは、前記バンプが設置される複数の第1のパッド部と、該複数 の第1のパッド部と外部とを電気的に接続する複数の伝送路とを有し、

前記フィルタ素子は、前記バンプを介して前記第1のパッド部と電気的に接続 される第2のパッド部と、該複数の第2のパッド部と前記複数の圧電薄膜共振子 とを電気的に接続する、又は前記複数の圧電薄膜共振子間を電気的に接続する配 線部とを有し、

前記圧電薄膜共振子と直列に前記伝送路によるインダクタンスが接続されていることを特徴とするフィルタ装置。

【請求項2】 前記配線部は導電層が積層されることで厚膜化されていることを特徴とする請求項1記載のフィルタ装置。

【請求項3】 前記第2のパッド部はパッド下地層が積層されることで厚膜 化されていることを特徴とする請求項1記載のフィルタ装置。

【請求項4】 前記第2のパッド部と前記圧電薄膜共振子とを接続する前記 配線部上に形成された前記導電層と、前記パッド下地層とは一体形成されている ことを特徴とする請求項3記載のフィルタ装置。

【請求項5】 前記複数の圧電薄膜共振子間を接続する前記配線部上に形成された前記導電層は、前記パッド下地層と同一の層構造を有することを特徴とする請求項3又は4記載のフィルタ装置。

【請求項6】 前記導電層及び/又は前記バンプ下地層は2層構造であることを特徴とする請求項2から5の何れか1項に記載のフィルタ装置。

【請求項7】 前記配線部は、長さと幅との比が3以下であることを特徴とする請求項1記載のフィルタ装置。

【請求項8】 前記直列腕に配置された前記圧電薄膜共振子は直線状に配置され、

前記並列腕に配置された前記圧電薄膜共振子の少なくとも1つは前記直列腕の一方の側に配置され、他の前記圧電薄膜共振子は前記直列腕の他の一方の側に配置されていることを特徴とする請求項1記載のフィルタ装置。

【請求項9】 前記第1のパッド部の面積は、前記バンプが設置された面積の1倍以上6倍以下であることを特徴とする請求項1記載のフィルタ装置。

【請求項10】 1つの前記第1のパッド部と1つの前記第2のパッド部とは、1つの前記バンプにより接続されていることを特徴とする請求項1記載のフィルタ装置。

【請求項11】 前記伝送路は前記パッケージのダイアタッチ面上に形成されていることを特徴とする請求項1記載のフィルタ装置。

【請求項12】 前記伝送路の少なくとも8割以上は、前記フィルタ素子における前記配線部,前記パッド部及び前記圧電薄膜共振子が形成された領域と対向しない領域に形成されていることを特徴とする請求項1記載のフィルタ装置。

【請求項13】 前記パッケージはガラス・セラミクスを主成分として形成 されていることを特徴とする請求項1記載のフィルタ装置。

【請求項14】 前記伝送路の線幅は、50μm以上150μm以下であることを特徴とする請求項1記載のフィルタ装置。

【請求項15】 前記伝送路は銅又は銀を主成分として形成されていることを特徴とする請求項1記載のフィルタ装置。

【請求項16】 前記伝送路は少なくとも一部に曲線部分を有することを特徴とする請求項1記載のフィルタ装置。

【請求項17】 前記フィルタ素子は前記圧電薄膜共振子が梯子型に配置されていることを特徴とする請求項1記載のフィルタ装置。

【請求項18】 前記フィルタ装置は前記圧電薄膜共振子が格子型に配置されていることを特徴とする請求項1記載のフィルタ装置。

【請求項19】 前記パッケージは、前記フィルタ素子をフェイスダウン状態で保持する底部と、前記底部上に保持された前記フィルタ素子を側方から囲む

## 側壁部とを有し、

前記側壁部上に形成された導電性シールリングと、

前記底部及び前記側壁部で形成された凹部を前記前記導電性シールリングを介して密閉する導電性キャップ部材とを有することを特徴とする請求項1から18の何れか1項に記載のフィルタ装置。

【請求項20】 前記パッケージは、前記フィルタ素子をフェイスダウン状態で保持する底部と、前記底部上に保持された前記フィルタ素子を側方から囲む側壁部とを有し、

前記側壁部上に形成された導電性シールリングと、

前記底部及び側壁部で形成された凹部を前記導電性シールリングを介して密閉 する導電性キャップ部材と、

前記側壁部内部を前記底部から前記導電性シールリングまで貫通するように設 けられたビアとを有し、

前記伝送路は前記ビアを介して前記導電性シールリングに接続されていること を特徴とする請求項1から18の何れか1項に記載のフィルタ装置。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、パッケージに収納された圧電薄膜共振子を使用したフィルタ装置に 関する。

[0002]

### 【従来の技術】

従来、複数の一端子対弾性表面波共振子(以下、単に共振子という)が直列腕と並列腕とに設けられた梯子型弾性表面波フィルタ素子において、直列腕又は並列腕の共振子にインダクタンス成分を直列に接続することにより、フィルタ特性の広帯域化及び通過帯域近傍における高抑制化を図る技術が知られている。

[0003]

例えば、以下に挙げる特許文献1 (以下、これを従来技術1という)には、弾性表面波フィルタ素子の電極端子とパッケージの電極端子とを接続するボンディ

ングワイヤにより上記のインダクタンス成分(図1中、L101~L105)を 得る構成が開示されている。図1に、従来技術1による梯子型弾性表面波フィル タ装置100の回路構成を示す。

[0004]

一方、小型化を目的とした場合、弾性表面波フィルタ素子の電極端子とパッケージの電極端子とをフェイスダウン状態でバンプを介して接続することが有効である(例えば、特許文献2参照)。以下、これを従来技術2という。図2~4に従来技術2による梯子型弾性表面波フィルタ装置200の構成を示す。尚、図2は梯子型弾性表面波フィルタ装置200の弾性表面波(Surface Acoustic Wave:SAW)の伝播方向に沿った断面図(概略)を示し、図3は梯子型弾性表面波フィルタ装置200に搭載される梯子型弾性表面波フィルタ素子201の上面図(表面a)を示し、図4は梯子型弾性表面波フィルタ素子201を収納するパッケージ202のダイアタッチ面Aを示す。

[0005]

図2に示すように、梯子型弾性表面波フィルタ装置200は、パッケージ202のダイアタッチ面Aへ梯子型弾性表面波フィルタ素子201をフェイスダウン状態でバンプ203を用いてボンディングした構成を有している。また、図3に示す各共振子214にインダクタンス成分を直列に接続するために、従来技術2では、図4に示すようなマイクロストリップライン220がパッケージ202のダイアタッチ面A上に形成されている。

[0006]

【特許文献1】

特開平5-183380号公報

【特許文献2】

特開2002-141771号公報

[0007]

【発明が解決しようとする課題】

しかしながら、従来技術2のような弾性表面波フィルタ素子201において、 弾性表面波共振子214間の配線210や弾性表面波共振子214とバンプ接続 用パッド213との間の配線210が図3に示すように長い場合、配線210が インダクタンスとして作用するため、弾性表面波フィルタ装置200のフィルタ 特性に影響が及ぼされるという問題が存在する。

## [0008]

より詳細には、通常、上記のようなフィルタ素子上の配線210は、弾性表面 波共振子214の櫛形電極211及び反射電極212と同工程で薄膜の気相成長 法を用いて形成されるため、その膜厚は0.05~0.5 μ m程度である。このような薄膜で形成される配線210は抵抗損失が大きく、Qの悪いインダクタンスとして働く。このため従来技術2では、Qの悪いインダクタンスが付加されることになり、弾性表面波フィルタ装置200のフィルタ特性が悪化する。

## [0009]

また、従来技術2では、図4に示すようにパッケージ202のダイアタッチ面 A上に形成されるバンプ接続用パッド221が、製造上の精度からある程度大きく形成される。即ち、バンプ203を用いたボンディングの際の位置決め精度にある程度のマージンを設けるため、バンプ接続用パッド221がある程度大きく構成される。このため、フェイスダウン状態でバンプ203により梯子型弾性表面波フィルタ素子201とパッケージ202とが接続された場合、梯子型弾性表面波フィルタ素子201の表面 a に形成された導体パターン(櫛形電極211,反射電極,とパッケージ202のバンプ接続用パッド221とが向かい合う状態になり、弾性表面波フィルタ装置200のフィルタ特性に悪影響を及ぼす浮遊容量が発生するという問題が存在する。

## [0010]

さらに、従来技術2に示される梯子型弾性表面波フィルタ素子201の基板には、一般に30~50の大きな比誘電率を有するLiTaO<sub>3</sub>、或いは、LiNbO<sub>3</sub>が使用されるため、フェイスダウン状態で梯子型弾性表面波フィルタ素子201が実装された場合、パッケージ202のダイアタッチ面A上の導体パターン間に入る浮遊容量が大きくなり、やはり弾性表面波フィルタ装置200のフィルタ特性に悪影響を及ぼすという問題が存在する。

#### [0011]

そこで本発明は、上記の問題を解決し、フィルタ特性の広帯域化及び通過帯域 近傍における高抑圧化が図られた小型のフィルタ装置を提供することを目的とす る。

### [0012]

## 【課題を解決するための手段】

かかる目的を達成するために、本発明は、請求項1記載のように、複数の圧電 薄膜共振子が直列腕と並列腕とに配置されたフィルタ素子と、前記フィルタ素子 をフェイスダウン状態に収納するパッケージとを有し、前記フィルタ素子と前記 パッケージとがバンプを介して電気的に接続されたフィルタ装置であって、前記 パッケージが、前記バンプが設置される複数の第1のパッド部と、該複数の第1 のパッド部と外部とを電気的に接続する複数の伝送路とを有し、前記フィルタ素 子が、前記バンプを介して前記第1のパッド部と電気的に接続される第2のパッ ド部と、該複数の第2のパッド部と前記複数の圧電薄膜共振子とを電気的に接続 する、又は前記複数の圧電薄膜共振子間を電気的に接続する配線部とを有し、前 記圧電薄膜共振子と直列に前記伝送路によるインダクタンスが接続されている構 成を有する。このように構成することで、パッケージ内の伝送路によるQの良い インダクタンスのみがフィルタ素子を形成する各圧電薄膜共振子に直列に付加される構成が、フィルタ装置の縮小が可能なバンプ接続を用いて実現されるため、 フィルタ特性の広帯域化及び通過帯域近傍における高抑圧化が図られた小型のフィルタ装置が実現される。

## [0013]

また、上記のフィルタ装置における前記配線部は、好ましくは請求項2記載のように、導電層が積層されることで厚膜化されている。このように、導電層を圧電薄膜共振子間の配線部上、又は圧電薄膜共振子とバンプ接続用のパッドと間の配線部上に設けた構成を有することで、この部分の抵抗値が低減されるため、フィルタ素子における悪いQのインダクタンスが低減し、結果としてフィルタ特性を向上することができる。

#### [0014]

また、上記のフィルタ装置における前記第2のパッド部は、好ましくは請求項

3 記載のように、パッド下地層が積層されることで厚膜化されている。

[0015]

また、上記のフィルタ装置は、好ましくは請求項4記載のように、前記第2のパッド部と前記圧電薄膜共振子とを接続する前記配線部上に形成された前記導電層と、前記パッド下地層とが一体形成された構成を有する。これにより、フィルタ素子におけるQの悪いインダクタンスを低減するための導電層を、パッド下地層と同一の工程で容易に形成することができる。

[0016]

また、上記のフィルタ装置は、好ましくは請求項5記載のように、前記複数の 圧電薄膜共振子間を接続する前記配線部上に形成された前記導電層が、前記パッ ド下地層と同一の層構造を有するように構成される。これにより、フィルタ素子 におけるQの悪いインダクタンスを低減するための導電層を、パッド下地層と同 一の工程で容易に形成することができる。

[0017]

また、上記のフィルタ装置は、好ましくは請求項6記載のように、前記導電層 及び/又は前記バンプ下地層が2層構造で構成される。このように2層構造のバンプ下地層を有することで、圧電薄膜共振子との接着性とバンプとの密着性を個別に考慮した低抵抗率の材料を使用することが可能となる。

[0018]

また、上記のフィルタ装置における前記配線部は、好ましくは請求項7記載のように、長さと幅との比が3以下であるように構成される。このように、圧電薄膜共振子間及び圧電薄膜共振子とバンプ接続用のパッドと間の配線部における長さと幅との比(長さ/幅)を3以下とすることで、この配線部によるQの悪いインダクタンスが低減され、フィルタ特性の悪化を抑制することができる。

[0019]

また、上記のフィルタ装置は、好ましくは請求項8記載のように、前記直列腕に配置された前記圧電薄膜共振子が直線状に配置され、前記並列腕に配置された前記圧電薄膜共振子の少なくとも1つが前記直列腕の一方の側に配置され、他の前記圧電薄膜共振子が前記直列腕の他の一方の側に配置されているように構成さ

れる。このように、直列腕の圧電薄膜共振子を直線状に配置し、この直線状の直列腕の圧電薄膜共振子列の両端に並列腕の圧電薄膜共振子を配置することにより、各バンプ接続用のパッド部間及びパッド部とパッケージのダイアタッチ面上の伝送路との間の距離を大きく確保することが可能となり、浮遊容量の発生を抑えることができる。尚且つ、フェイスダウン状態で実装されたフィルタ素子の電極パターン領域とダイアタッチ面上の伝送路との対向する部分を少なくできることでも、浮遊容量の発生を抑えることができる。

## [0020]

また、上記のフィルタ装置は、好ましくは請求項9記載のように、前記第1のパッド部の面積が、前記バンプが設置された面積の1倍以上6倍以下であるように構成される。このように、パッケージ内のバンプ接続用のパッドのサイズ(面積)を、フリップチップボンディングの際の位置ずれを吸収できる範囲内で最小サイズである、バンプが設置される面積の1倍以上6倍以下とすることにより、伝送路をより長く引き回すスペースを確保ことができるため、パッケージを小型化した際にもフィルタ特性を向上させるのに十分なインダクタンスを得ることができる。更に、上記の構成を有することで、パッケージにおいて、各バンプ接続用のパッド部間及びパッド部と伝送路との間の距離を大きく確保することが可能となり、浮遊容量の発生を抑えることができる。尚且つ、フェイスダウン状態で実装されたフィルタ素子の電極パターン領域とダイアタッチ面上のバンプ接続用のパッド部との対向する部分を少なくできることでも、浮遊容量の発生を抑えることができる。

### [0021]

また、上記のフィルタ装置は、好ましくは請求項10記載のように、1つの前記第1のパッド部と1つの前記第2のパッド部とが、1つの前記バンプにより接続されているように構成される。このように必要最小限である1個のバンプを用いて接続することにより、バンプ接続用の第1及び第2のパッド部の面積を必要最小限にすることができ、浮遊容量の発生を抑えることができる。

#### [0022]

また、上記のフィルタ装置は、例えば請求項11記載のように、前記伝送路が

前記パッケージのダイアタッチ面上に形成されているように構成される。このように、伝送路をダイアタッチ面に形成した構成を有することで、伝送路の片面が空気層となるため、浮遊容量の発生を抑えることができるとともに、パッケージが簡易な構成となるため、コストアップを抑えることが可能となる。

## [0023]

また、上記のフィルタ装置は、好ましくは請求項12記載のように、前記伝送路の少なくとも8割以上が、前記フィルタ素子における前記配線部,前記パッド部及び前記圧電薄膜共振子が形成された領域と対向しない領域に形成されているように構成される。これにより、ダイアタッチ面上の伝送路の大部分が、フェイスダウン状態で実装されたフィルタ素子の配線部及びパッド部及び圧電薄膜共振子と対向しない領域に形成されるため、浮遊容量の発生を抑えることができる。

## [0024]

また、上記のフィルタ装置は、好ましくは請求項13記載のように、前記パッケージがガラス・セラミクスを主成分として形成されている。このように、パッケージを比誘電率が4~8と比較的小さいガラス質のセラミクス(ガラス・セラミクス)を用いて形成することで、フィルタ特性の悪化を招く浮遊容量の発生を低減させることが可能となる。更に、ガラス・セラミクスを使用することで、低温焼結が可能となるため、フィルタ素子をパッケージに収納する際にフィルタ素子に与えるダメージを低減することも可能となる。

## [0025]

また、上記のフィルタ装置は、好ましくは請求項14記載のように、前記伝送路の線幅が、 $50\mu$  m以上 $150\mu$  m以下であるように構成されている。これにより、伝送路の再現性を確保しつつ、浮遊容量の発生を抑えることが可能となる

## [0026]

また、上記のフィルタ装置は、例えば請求項15記載のように、前記伝送路が 銅又は銀を主成分として形成されている。このように低抵抗率の導電性材料であ る銅や銀を使用することで、パッケージの伝送路が有する抵抗損失が低減される ため、フィルタ特性を向上させることが可能となる。 [0027]

また、上記のフィルタ装置は、好ましくは請求項16記載のように、前記伝送路が少なくとも一部に曲線部分を有するように構成される。このように伝送路に曲線部分を持たせることで、インダクタンスのQを高くすることが可能となり、結果としてフィルタ特性を向上させることが可能となる。

[0028]

また、上記のフィルタ装置における前記フィルタ素子は、例えば請求項17記載のように、前記圧電薄膜共振子が梯子型に配置されている構成を有する。

[0029]

また、上記のフィルタ装置における前記フィルタ素子は、例えば請求項18記載のように、前記圧電薄膜共振子が格子型に配置されている構成を有する。

[0030]

また、上記のフィルタ装置は、例えば請求項19記載のように、前記パッケージが、前記フィルタ素子をフェイスダウン状態で保持する底部と、前記底部上に保持された前記フィルタ素子を側方から囲む側壁部とを有し、前記側壁部上に形成された導電性シールリングと、前記底部及び前記側壁部で形成された凹部を前記前記導電性シールリングを介して密閉する導電性キャップ部材とを有するように構成される。

[0031]

また、上記のフィルタ装置は、例えば請求項20記載のように、前記パッケージが、前記フィルタ素子をフェイスダウン状態で保持する底部と、前記底部上に保持された前記フィルタ素子を側方から囲む側壁部とを有し、前記側壁部上に形成された導電性シールリングと、前記底部及び側壁部で形成された凹部を前記導電性シールリングを介して密閉する導電性キャップ部材と、前記側壁部内部を前記底部から前記導電性シールリングまで貫通するように設けられたビアとを有し、前記伝送路は前記ビアを介して前記導電性シールリングに接続されているように構成される。

[0032]

【発明の実施の形態】

以下、本発明を好適に実施した形態について、図面を用いて詳細に説明する。

[0033]

## [一実施形態]

まず、本発明の一実施形態について説明する。尚、本実施形態では、複数の一端子対圧電薄膜共振子を直列腕と並列腕とに設けた梯子型バンドパスフィルタ素子を用いてフィルタ装置を構成した場合を例に挙げる。

[0034]

ここで、梯子型バンドパスフィルタ素子について説明する。一般的な一端子対 圧電薄膜共振子は、基板と該基板上に設けられた薄膜の積層共振体とを含んで構 成される。積層共振体は、圧電膜と該圧電膜を上下から挟む一対の電極膜(上部 電極膜及び下部電極膜)とを含んで構成される。また、基板における積層共振体 の下方の位置には空隙部(キャビティ)が開設される。

[0035]

このような構成を有する一端子対圧電薄膜共振子の上下の電極に交流電圧を印加すると、逆圧電効果により、これらに挟まれた部分の圧電膜が厚み縦振動を発生するため、電気的な共振特性が現れる。

[0036]

また、上記のような一端子対圧電薄膜共振子は、図5に示すような2重共振特性を有する等価回路で表すことができる。従って、この一端子対圧電薄膜共振子を梯子型回路の直列腕と並列腕とに複数個配置することで、バンドパスフィルタの特性が得られる。

[0037]

以下、本実施形態を図面を用いて詳細に説明する。図6は本実施形態による梯子形バンドパスフィルタ素子1の上面図である。図7は、図6に示す梯子型バンドパスフィルタ素子1のX-X'断面図である。また、このように構成された梯子型バンドパスフィルタ素子1の等価回路を図8に示す。

[0038]

図6に示すように、梯子型バンドパスフィルタ素子1は、直列腕に4個、並列腕に3個の圧電薄膜共振子を有している。直列腕の共振子(以下、直列共振子と

いう)S1~S4は直線状に配置されている。また、並列腕の共振子(以下、並列共振子という)P2は直線状に配置された直列共振子S1~S4の配列に対して一方の側に配置され、また、他方の方側には並列共振子P1,P3が配置されている。このように直列腕の共振子を直線状に配置し、この直線状の直列腕の共振子列の両端に並列腕の共振子を配置することにより、各バンプ接続用のパッド部間及びパッド部とパッケージのダイアタッチ面上の伝送路との間の距離を大きく確保することが可能となり、浮遊容量の発生を抑えることができる。尚且つ、フェイスダウン状態で実装されたフィルタ素子の電極パターン領域とダイアタッチ面上の伝送路との対向する部分を少なくできることでも、浮遊容量の発生を抑えることができる。

[0039]

次に、梯子型バンドパスフィルタ素子1の層構造及び直列共振子(S1~S4)の層構造を図7を用いて詳細に説明する。尚、並列共振子P1~P3も同様の 構成であるため、ここでは説明を省略する。

[0040]

図7において、梯子型バンドパスフィルタ素子1の基板2には、例えば比誘電率が約13のシリコン(Si)単結晶基板が用いられる。尚、このシリコン(Si)単結晶基板の他にも、比誘電率が20以下程度である材料で形成された材料であれば、本発明の主旨を逸脱しない限り種々の材料を使用することができる。尚、この比誘電率が20以下という条件は、パッケージとの間に生じる浮遊容量の発生を十分に抑えることができる比誘電率の目安である。

[0041]

上記の基板 2 上には、モリブデン (Mo) 層 5 a とアルミニウム (A1) 層 5 b との 2 層構造で形成された下部電極膜 5 がパターニングされている。また、下部電極膜 5 上及び下部電極膜 5 が形成されていない基板 2 上には、アルミニウム・窒素 (A1N) で形成された圧電膜 3 が積層されている。更に、圧電膜 3 上には、モリブデン (Mo) で形成された上部電極膜 4 がパターニングされている。

[0042]

ここで、上部電極膜4又は下部電極膜5は、大きく分けて3つの領域よりなる

。1つは直列共振子S1~S4又は並列共振子P1~P3の上部電極として作用 する領域(電極領域又は電極部ともいう)であり、1つは梯子型バンドパスフィ ルタ素子1と外部(パッケージ20上の導体パターン23)とをバンプ13によ り接続するための領域(パッド領域又はパッド部ともいう)であり、他の1つは 上記の電極領域同士又は電極領域とパッド領域とを電気的に接続するための配線 、領域(又は配線部ともいう)である。

## [0043]

また、上部電極膜4と下部電極膜5とが重なる領域(電極領域に相当)直下の基板2には、直列共振子S1~S4と同程度のサイズのキャビティ6がこれを貫通した状態で設けられている。尚、図7中には示されていないが、直列共振子S1~S4の共振周波数と並列共振子P1~P3の反共振周波数とが略一致するバンドパスフィルタ特性を得るために、並列共振子P1~P3の積層共振体部には、上部電極膜上にSiO<sub>2</sub>膜が更に設けられている。

## [0044]

また、上部電極膜 4 上には、図 6 又は 7 に示すように、金(A u)層 1 1 a 及 びチタン(T i)層 1 1 b の 2 層構造を有するバンプ接続用パッド(バンプ下地層ともいう) 1 1 A  $\sim$  1 1 E が形成されている。更に、このバンプ接続用パッド 1 1 A  $\sim$  1 1 E 上にはそれぞれ金(A u)によるバンプ 1 3 A  $\sim$  1 3 E が形成されている。

## [0045]

また、直列共振子S2, S3間及び並列共振子P2を結ぶ上部電極膜4上の一部(直列共振子S2, S3及び並列共振子P2以外の配線領域)には、バンプ接続用パッド11と同一の2層構造を有する導電層14が形成されている。このように、上部電極膜4における配線領域上に導電層14を形成することで、この部分の抵抗値が低減される。これにより、梯子型バンドパスフィルタ素子1が有するインダクタンスの所謂悪いQを低減させることができ、フィルタ特性を向上させることが可能となる。尚、上部/下部電極膜4/5、圧電膜3は上記した材料に限定されない。また、導電層14は、低抵抗な材料であり且つ上部電極膜4,下部電極膜5及びバンプ13との密着性を保つことができる材料を使用すること

が好ましい。換言すれば、低抵抗で且つ圧電薄膜共振子の積層共振体を形成する電極膜の材料及びバンプ材料との相性が良い、つまり、お互いの密着力が良く、界面で不要な合金層を形成しない低抵抗率の材料であれば如何なるものでも使用することができる。このような材料として、好ましくは、バンプ13には金(Au),導電層14には上記で示したようなAu/Tiの2層膜や、この他Au/Crの2層膜等が用いられる。また、各層の膜厚や直列/並列共振子のサイズも所望の周波数に応じて適宜選択される。

### [0046]

ここで各直列/並列共振子( $S1\sim S4$ ,  $P1\sim P3$ )間及びこれらとバンプ接続用パッド11とを接続する配線領域における長さと幅との比について説明する。

## [0047]

図 6 に示す梯子型バンドパスフィルタ素子 1 において、直列共振子 S 1 ~ S 4 の各共振子間を結ぶ配線領域の最短距離を 2 0  $\mu$  m  $\nu$  b し、配線領域の幅を 1 6 0  $\mu$  m  $\nu$  c する。尚、図中、 $\nu$  x 一  $\nu$  が 方向が長さ方向であり、これと垂直方向が幅方向である。このように構成することで、この配線領域における長さと幅との比(幅/長さ)が  $\nu$  0 . 1 2 5  $\nu$  2  $\nu$  2  $\nu$  3  $\nu$  6  $\nu$  6  $\nu$  6  $\nu$  7  $\nu$  8  $\nu$  9  $\nu$ 

## [0048]

### [0049]

このように、各配線領域の長さと幅の比を小さく(例えば3以下)とすることで、この配線領域での抵抗値が低減され、梯子型バンドパスフィルタ素子1が有するインダクタンスの所謂悪いQを低減させることができ、フィルタ特性を向上させることが可能となる。尚、長さと幅の比は、上記のように例えば3以下とすることが好ましく、これより大きくなると配線領域の抵抗値が高くなるため、所

望するフィルタ特性を得ることが困難となる。また、その他の部分についても同様に、共振子間及び共振子とバンプ接続用パッド間の配線領域における長さと幅との比を例えば3以下とする。

## [0050]

また、上記のように構成した梯子型バンドパスフィルタ素子1の等価回路は、 素子上のインダクタンス成分が無視できる程度に低減されるため、図8に示すよ うに、直列共振器S1~S4及び並列P1~P3が各々接続された構成となる。

## [0051]

尚、上記の構成において、上部電極膜 4 及び下部電極膜 5 としては、アルミニウム (A1), 銅 (Cu), モリブデン (Mo), タングステン (W), タンタル (Ta), 白金 (Pt), ルテニウム (Ru), ロジウム (Rh), イリジウム (Ir) 等を用いることができる。圧電膜 3 としては、窒化アルミニウム (A1N), 酸化亜鉛 (ZnO), チタン酸ジルコン酸鉛 (PZT), チタン酸鉛  $(PDTiO_3)$  等を用いることができる。また、基板 2 としては、シリコン、ガラス等を用いることができる。

### [0052]

次に、上記した梯子型バンドパスフィルタ素子1を収納するパッケージ20について図9及び図10を用いて説明する。尚、図9は梯子型バンドパスフィルタ素子1がパッケージ20に収納されたバンドパスフィルタ装置30の構成を示す X-X'方向(図6参照)の断面図(概略)である。図10はパッケージ20のダイアタッチ面Aを示す上面図である。

## [0053]

図9に示すように、本実施形態において、梯子型バンドパスフィルタ素子1はパッケージ20のダイアタッチ面Aにフェイスダウン状態でバンプ13A~13 Eを用いてボンディングされる。

### [0054]

このパッケージ20は、梯子型バンドパスフィルタ素子1をフェイスダウン状態で保持する底板部21と、この底板部21上に保持された梯子型バンドパスフィルタ素子1を側方から囲む側壁部22とを有して構成される。パッケージ20

は、LTCC(Low Temperature Co-fired Ceramics)である比誘電率7.5のガラス質のセラミックス(ガラス・セラミクス)で形成される。尚、この他にも、例えば比誘電率が4~8のガラス・セラミクスや、比誘電率が8~11のアルミナ(酸化アルミニウム)セラミクス等も使用することができる。但し、フィルタ特性の悪化を招く浮遊容量の低減を鑑みて、比誘電率がより低いガラス・セラミクスを使用する方がより好ましい。更に、低温焼結が可能という点からも、ガラス・セラミクスを使用する方がより好ましい。即ち、低温焼結が可能になることで、パッケージ内の導体パターンを形成する材料として、銅(Cu)或いは銀(Ag)等の低比抵抗の導電性材料を用いることが可能となる。

## [0055]

また、パッケージ20のダイアタッチ面A上は、15μm厚の銅(Cu)膜によるマイクロストリップライン状の伝送路である導体パターン23が形成されている。また、パッケージ20の所定の内部には、銅(Cu)によるビア24が形成されいてる。尚、Cu膜による導体パターン23の表面に露出する箇所には金(Au)/ニッケル(Ni)の2層構造を有するメッキが施されている。尚、一般には絶縁体層を挟んで片側に線路を有し、他の片側にグランドのベタ膜を有する構造がマイクロストリップラインと呼ばれるが、本実施形態では、片側にグランドのベタ膜が部分的に存在しない場合、或いは線路を挟んで両側にグランドのベタ膜が存在する場合でも、広義にこれをマイクロストリップラインと称する。

### [0056]

このようなパッケージ20の導体パターン23の構成を図10に基づいて説明する。図10に示すように、導体パターン23は、バンプ接続用パッド24a~24eと、このバンプ接続用パッド24a~24eからそれぞれ延在された伝送路(以下、本説明ではマイクロストリップラインという:導体パターン23に対応)25a~25eとが形成される。ここで、マイクロストリップライン25a~25eの主要構成材料としては、抵抗損失を小さくするため、なるべく低比抵抗の導電性材料が好ましい。具体的な材料としては、Cu或いはAgが好ましい

### [0057]

このような構成において、図6の梯子型バンドパスフィルタ素子1におけるバンプ接続用パッド11a~11e上に形成された各バンプ13A~13Eが、それぞれ1対1で対応するバンプ接続用パッド24a~24eにボンディングされる。この際、それぞれの接続には1つのバンプ(13A~13Eの何れか)のみを用いるように構成するとよい。このように必要最小限である1個のバンプを用いて接続することにより、バンプ接続用パッド11A~11E, 24a~24eの面積を必要最小限にすることができ、浮遊容量の発生を抑えることができる。

## [0058]

パッケージ20のバンプ接続用パッド24a~24eの大きさは、例えば20 Ομm角(口)の正方形である。これは、約120μmφであるバンプ13の設 置面積に対して略350%のサイズであり、製造上の位置決め精度にある程度の マージンを持たせられている。但し、本実施形態において、バンプ接続用パッド  $24a \sim 24e$ の大きさは、バンプ13が設置される面積に対して1倍以上6倍 以下の条件を満足することが好ましい。尚、この条件は、マイクロストリップラ インをより長く引き回すスペースを確保すること、パッケージを小型化した際に もフィルタ特性を向上させるのに十分なインダクタンスを得ること、パッケージ において各バンプ接続用パッド24 a ~ 24 e 間及びバンプ接続用パッド24 a ~24 e とマイクロストリップライン25 a~25 e との間の距離を大きく確保 すること、及び、フェイスダウン状態で実装された梯子型バンドパスフィルタ素 子1の電極パターン領域(上部電極膜4及び下部電極膜5)とダイアタッチ面A 上のバンプ接続用パッド24a~24eとの対向する部分を少なくできること等 の要件を達成するための目安である。即ち、この条件を満足するように構成する ことで、本実施形態では、マイクロストリップラインをより長く引き回すスペー スを確保することができ、小型化されたパッケージにおいても特性向上に十分な インダクタンスを得ることができ、更にな浮遊容量の発生を抑えることも可能と なる。

### [0059]

また、各マイクロストリップライン25a~25eの幅は100μmである。

但し、各マイクロストリップライン25a~25eの幅は、50μm以上150μm以下という条件を満足することが好ましい。即ち、マイクロストリップライン25a~25eの幅は、150μm以上とした場合、不要な浮遊容量が増加するためフィルタ特性が悪化する。また、50μm以下とした場合、マイクロストリップラインを再現性良く形成することが困難になる。このため、上記のような条件が目安として設定される。

[0060]

また、各マイクロストリップライン25a~25eは、角を有さないように丸みを帯びた蛇行ラインで描かれる。このように、マイクロストリップライン25a~25eの少なくとも一部に曲線部分を持たせることで、直線的に形成した場合よりもインダクタンスのQを高くすることが可能となり、結果としてフィルタ特性を向上させることができる。

[0061]

更に、各マイクロストリップライン25a~25eの大部分、例えば8割以上は、梯子型バンドパスフィルタ素子1の電極パターン領域(上部電極膜4及び下部電極膜5)に対向する部分以外に形成されている。これにより、ダイアタッチ面A上のマイクロストリップライン25a~25eの大部分が、フェイスダウン状態で実装された梯子型バンドパスフィルタ素子1の上部電極膜4と対向しない領域に形成されるため、浮遊容量の発生を抑えることができる。

[0062]

以上のように構成することで、フェイスダウン状態で実装された梯子型バンドパスフィルタ素子1の上部電極膜4又は下部電極膜5が、ダイアタッチ面A上の導体パターン23と殆ど対向しない状態となる。即ち、上記の構成とすることで、上部電極膜4又は下部電極膜5と、導電パターン23とにより寄生容量が発生することを防止でき、梯子型バンドパスフィルタ素子1の所定の直列/並列共振器にマイクロストリップラインによるインダクタンスが付与される。また、マイクロストリップラインによるインダクタンスが付与される。また、マイクロストリップライン25a~25eを角の無い蛇行ラインで形成することで、インダクタンスのQの特性を向上させることができる。

[0063]

また、上記したように、マイクロストリップライン25a~25eをパッケージ20のダイアタッチ面A上に形成することで、マイクロストリップライン25a~25eの片面が空気層となるため、浮遊容量の発生を抑えることができるとともに、パッケージ20が簡易な構成となるため、コストアップを抑えることが可能となる。

[0064]

図11に上記のように構成したパッケージ20に梯子型バンドパスフィルタ素子1を収納したバンドパスフィルタ装置30の等価回路を示す。図11に示すように、上記のようなインダクタンス成分を有するパッケージ20とインダクタンス成分が無視できる程度に低減された梯子型バンドパスフィルタ素子1とを接続することで、各共振子(S1~S4,P1~P3)にQの良いインダクタンス(L1~L5)が直列に接続されたバンドパスフィルタ装置30を構成することが可能となる。即ち、フィルタ特性の広帯域化及び通過帯域近傍における高抑圧化が図られた小型のバンドパスフィルタ装置30を構成することが可能となる。尚、付加するインダクタンスの位置及び大きさは、所望のフィルタ特性に応じて、適宜、選択される。

[0065]

尚、各マイクロストリップライン25a~25eのうち並列共振子P1~P3に接続されたマイクロストリップライン25a, 25c, 25dは、ダイアタッチ面Aに対して上方であって側壁部22の内部を貫通するビア24を通して側壁部22の上面に形成された導電性シールリング31に接続され、そこで電気的に共通化された状態になっている。

[0066]

また、ダイアタッチ面Aの各マイクロストリップライン25a~25eは、ビア24又は側壁部22に形成されたキャスターレションの導体を通して、パッケージ20裏面に形成されたフットパターン32に接続される。尚、このフットパターン32は、外部回路との接続端子として機能する。

[0067]

また、パッケージ20本体には導電性シールリング31を介して前記側壁部に

より形成される凹部を覆うように導電性キャップ部材33が装着されており、その内部が密閉状態になっている。尚、内部は真空状態又は乾燥窒素が充填された状態に保持される。

[0068]

ここで、上記した梯子型バンドパスフィルタ素子1のチップのみの特性と、このチップを上記したパッケージ20に実装した時の特性とを図12に示す。図12を参照すると明らかなように、チップをパッケージ20に実装することによって、フィルタ特性の広帯域化及び通過帯域近傍における高抑圧化が図られる。即ち、以上のように構成することで、本実施形態では、バンドパスフィルタフィルタ装置が有するフィルタ特性の広帯域化及び通過帯域近傍における高抑圧化を図ることができる。

[0069]

尚、上記では、梯子型のバンドパスフィルタ素子を挙げて説明したが、本発明 ではこれに限定されず、例えば格子型等、他の回路構成であってもよい。

[0070]

[他の実施形態]

以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその 趣旨を逸脱しない限り種々変形して実施可能である。

[0071]

【発明の効果】

以上説明したように、本発明によれば、パッケージ内のマイクロストリップラインによるQの良いインダクタンスのみがフィルタ素子を形成する各圧電薄膜共振子に直列に付加される構成が、フィルタ装置の縮小が可能なバンプ接続を用いて実現されるため、フィルタ特性の広帯域化及び通過帯域近傍における高抑圧化が図られた小型のフィルタ装置が実現される。また、フィルタ素子における悪いQのインダクタンスが低減されるため、フィルタ特性を向上させることが可能となる。更に、浮遊容量の発生も抑えられるため、フィルタ特性をより向上させることが可能となる。

【図面の簡単な説明】

【図1】

従来技術1による梯子型弾性表面波フィルタ装置100の構成を示す回路図である。

【図2】

従来技術2による梯子型弾性表面波フィルタ装置200の弾性表面波の伝播方向に沿った概略構成を示す断面図である。

【図3】

図2に示す梯子型弾性表面波フィルタ装置200に搭載される梯子型弾性表面 波フィルタ素子201の構成を示す上面図である。

【図4】

図2に示す梯子型弾性表面波フィルタ素子201を収納するパッケージ202 のダイアタッチ面Aを示す図である。

【図5】

一般的な一端子対圧電薄膜共振子の等価回路を示す回路図である。

【図6】

本発明の一実施形態による梯子形バンドパスフィルタ素子1の上面図である。

【図7】

図6に示す梯子型バンドパスフィルタ素子1のX-X'断面図である。

【図8】

図6に示す梯子型バンドパスフィルタ素子1の等価回路を示す回路図である。

【図9】

図6に示す梯子型バンドパスフィルタ素子1がパッケージ20に収納された構成を有するバンドパスフィルタ装置30の概略構成を示すX-X'方向の断面図である。

【図10】

図9に示すパッケージ20のダイアタッチ面Aを示す上面図である。

【図11】

図9に示すバンドパスフィルタ装置30の等価回路を示す回路図である。

【図12】

本発明の一実施形態による梯子型バンドパスフィルタ素子1のチップのみの特性と該チップをパッケージ20に実装した時の特性とを示すグラフである。


## 【符号の説明】

- 1 梯子型バンドパスフィルタ素子
- 2 基板
- 3 圧電膜
- 4 上部電極膜
- 5 下部電極膜
- 5 a モリブデン層
- 5 b アルミニウム層
- 6 キャビティ
- 11 バンプ接続用パッド
- 11a、14a 金層
- 11b、14b チタン層
- 13 バンプ
- 14 導電層
- 20 パッケージ
- 21 底板部
- 22 側壁部
- 23 導体パターン
- 24 ビア
- 24 a~24 e バンプ接続用パッド
- 25a~25e マイクロストリップライン
- L1~L5 インダクタンス
- S1~S4 直列共振子
- P1~P3 並列共振子


【書類名】

図面


【図1】




【図2】









【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】



【図11】



【図12】



【書類名】

要約書

【要約】

【課題】 フィルタ特性の広帯域化及び通過帯域近傍における高抑圧化が図られた小型のフィルタ装置を提供する。

【解決手段】 梯子型バンドパスフィルタ素子1をフェイスダウン状態で収納するパッケージ20のダイアタッチ面Aにおいて、梯子型バンドパスフィルタ素子1のバンプ接続用パッド11A~11Eとバンプ13A~13Eを介して1対1に接続されるバンプ接続用パッド24a~24eにマイクロストリップライン25a~25eを接続する。これにより、梯子型バンドパスフィルタ素子1上の一端子圧電薄膜共振子S1~S4, P1~P3に直列にQの良いインダクタンスが接続される。

【選択図】

図10

## 出願人履歴情報

識別番号

[398067270]

1. 変更年月日

1998年10月26日

[変更理由]

新規登録

住 所

長野県須坂市大字小山460番地

氏 名

富士通メディアデバイス株式会社

2. 変更年月日

2002年10月28日

[変更理由]

住所変更

住 所

神奈川県横浜市港北区新横浜二丁目3番地12

氏 名

富士通メディアデバイス株式会社

3. 変更年月日

2002年11月 5日

[変更理由]

住所変更

住 所

神奈川県横浜市港北区新横浜二丁目3番12号

氏 名

富士通メディアデバイス株式会社

# 出願人履歴情報

識別番号

[000005223]

1. 変更年月日 1996年 3月26日

[変更理由] 住所変更

住 所 神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士通株式会社